基于apb总线的usart模块的asic逻辑综合【字数：18769】
摘 要APB总线以其方便、经济的实现特点，一直深受工程界的青睐，在电力、工控还是电信、金融交通等诸多行业都有广泛的应用。系统主芯片采用基于APB总线的USART模块的ASIC逻辑综合，由时钟ECLK发生电路模块，复位电路模块，波特率选择模块，数据帧格式选择模块，串并转换模块组成。通过Verilog HDL 编写RTL代码，并且使用TCL脚本来run逻辑综合，最后得出时序报告，面积报告。结合USART模块技术高度灵活性与模块化的特点，实现基本APB总线通信的功能，以实现APB总线数据帧结构选择，串并转换，波特率选择等功能。通过软件仿真，得到功能的验证，并进行功能逻辑模块的整合，从而验证设计的可行性与可靠性。从面积报告中得到的整个cell面积是66340664.000000，以及907个net，377个cell，7个reference。与优化前后的电路对比，布线简单，散热均匀，整体功耗下降。
目 录
第一章 绪论 3
1.1 选题背景 3
1.1.1 课题相关技术的发展 3
1.1.2 课题研究的必要性 4
1.2 课题研究的内容 4
第二章 USART模块及APB总线简介 5
2.1 USART模块概述 5
2.1.1 USART模块的发展历史 5
2.1.2 USART模块基本结构 6
2.1.3 USART模块系统设计流程 8
2.1.4 USART模块开发编程原理 9
2.2 APB总线概述 10
2.2.1 APB总线电气特性 11
2.2.2 APB总线连接器的机械特性 12
2.2.3 APB总线的接口信号 12
第三章 基于APB总线的USART模块的ASIC逻辑综合硬件设计方案 16
3.1 锁相环设计 16
3.2 模式选择模块设计 17
3.3 接收模块设计 17
3.4 发送模块设计 18
第四章 基于APB总线的USART模块的ASIC逻辑综合软件设计 20
4.1逻辑综合概述 20
*好棒文|www.hbsrm.com +Q: ￥351916072￥
4.2 ASIC 芯片中的逻辑综合过程 20
4.2.1 综合库的设置 20
4.2.2设置工作环境 21
4.2.3设置设计约束 23
4.2.3.1设置规则约束 23
4.2.3.2 设计优化约束 24
4.2.4编译和优化策略 26
4.2.4.1 编译策略 26
4.3 ASIC芯片的综合 28
4.3.1 ASIC芯片的综合过程 28
4.3.2 综合结果分析 32
实验结论 34
致谢 35
参考文献 36
附录 37
附录A ASIC芯片的系统框图 37
附录B 整个芯片的电源网络设计 38
第一章 绪论
现代社会的标志之一就是信息产品的广泛使用，而且是产品的性能越来越强，复杂程度越来越高，更新步伐越来越快。支撑信息电子产品高速发展的基础就是微电子制造工艺水平的提高和电子产品设计开发技术的发展。前者以微细加工技术为代表，而后者的代表就是电子设计自动化（electronic design automatic,EDA）技术。
本设计采用的VHDL是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的设计；支持结构、数据流、行为三种描述形式的混合描述、覆盖面广、抽象能力强，因此在实际应用中越来越广泛。ASIC是专用的系统集成电路，是一种带有逻辑处理的加速处理器。而USART模块是特殊的ASIC芯片，与其他的ASIC芯片相比，它具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检测等优点。
在控制系统中，键盘是常用的人机交换接口，当所设置的功能键或数字键按下的时候，系统应该完成该键所设置的功能。因此，键信息输入是与软件结构密切相关的过程。根据键盘的结构不同，采用不同的编码方法。但无论有无编码以及采用什么样的编码，最后都要转换成为相应的键值，以实现按键功能程序的转移。
1.1 选题背景
本节将从USART模块嵌入式应用开发技术与数字钟技术发展的客观实际出发，通过对该技术发展状况的了解，以及课题本身的需要，指出研究基于USART模块的芯片系统与设计——数字钟的设计与实现的必要性。
1.1.1 课题相关技术的发展
当今电子产品正向功能多元化,体积最小化,功耗最低化的方向发展。它与传统的电子产品在设计上的显著区别是大量使用大规模可编程逻辑器件，使产品的性能提高，体积缩小，功耗降低.同时广泛运用现代计算机技术，提高产品的自动化程度和竞争力，缩短研发周期。EDA技术正是为了适应现代电子技术的要求，吸收众多学科最新科技成果而形成的一门新技术。
美国ALTERA公司的可编程逻辑器件采用全新的结构和先进的技术，加上MaxplusII(或最新的QUARTUS)开发环境，更具有高性能，开发周期短等特点，十分方便进行电子产品的开发和设计。
EDA技术，技术以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译，逻辑化简，逻辑分割，逻辑映射，编程下载等工作。最终形成集成电子系统或专用集成芯片的一门新技术。
本设计利用Veriloghdl硬件描述语言结合可编程逻辑器件进行的，并通过数码管动态显示计时结果。数字钟可以由各种技术实现，如单片机等.利用可编程逻辑器件具有其他方式没有的特点，它具有易学，方便，新颖，有趣，直观，设计与实验项目成功率高，理论与实践结合紧密，体积小，容量大，I/O口丰富，易编程和加密等特点，并且它还具有开放的界面，丰富的设计库，模块化的工具以及LPM定制等优良性能，应用非常方便。因此，本设计采用可编程逻辑器件实现。
目 录
第一章 绪论 3
1.1 选题背景 3
1.1.1 课题相关技术的发展 3
1.1.2 课题研究的必要性 4
1.2 课题研究的内容 4
第二章 USART模块及APB总线简介 5
2.1 USART模块概述 5
2.1.1 USART模块的发展历史 5
2.1.2 USART模块基本结构 6
2.1.3 USART模块系统设计流程 8
2.1.4 USART模块开发编程原理 9
2.2 APB总线概述 10
2.2.1 APB总线电气特性 11
2.2.2 APB总线连接器的机械特性 12
2.2.3 APB总线的接口信号 12
第三章 基于APB总线的USART模块的ASIC逻辑综合硬件设计方案 16
3.1 锁相环设计 16
3.2 模式选择模块设计 17
3.3 接收模块设计 17
3.4 发送模块设计 18
第四章 基于APB总线的USART模块的ASIC逻辑综合软件设计 20
4.1逻辑综合概述 20
*好棒文|www.hbsrm.com +Q: ￥351916072￥
4.2 ASIC 芯片中的逻辑综合过程 20
4.2.1 综合库的设置 20
4.2.2设置工作环境 21
4.2.3设置设计约束 23
4.2.3.1设置规则约束 23
4.2.3.2 设计优化约束 24
4.2.4编译和优化策略 26
4.2.4.1 编译策略 26
4.3 ASIC芯片的综合 28
4.3.1 ASIC芯片的综合过程 28
4.3.2 综合结果分析 32
实验结论 34
致谢 35
参考文献 36
附录 37
附录A ASIC芯片的系统框图 37
附录B 整个芯片的电源网络设计 38
第一章 绪论
现代社会的标志之一就是信息产品的广泛使用，而且是产品的性能越来越强，复杂程度越来越高，更新步伐越来越快。支撑信息电子产品高速发展的基础就是微电子制造工艺水平的提高和电子产品设计开发技术的发展。前者以微细加工技术为代表，而后者的代表就是电子设计自动化（electronic design automatic,EDA）技术。
本设计采用的VHDL是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的设计；支持结构、数据流、行为三种描述形式的混合描述、覆盖面广、抽象能力强，因此在实际应用中越来越广泛。ASIC是专用的系统集成电路，是一种带有逻辑处理的加速处理器。而USART模块是特殊的ASIC芯片，与其他的ASIC芯片相比，它具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检测等优点。
在控制系统中，键盘是常用的人机交换接口，当所设置的功能键或数字键按下的时候，系统应该完成该键所设置的功能。因此，键信息输入是与软件结构密切相关的过程。根据键盘的结构不同，采用不同的编码方法。但无论有无编码以及采用什么样的编码，最后都要转换成为相应的键值，以实现按键功能程序的转移。
1.1 选题背景
本节将从USART模块嵌入式应用开发技术与数字钟技术发展的客观实际出发，通过对该技术发展状况的了解，以及课题本身的需要，指出研究基于USART模块的芯片系统与设计——数字钟的设计与实现的必要性。
1.1.1 课题相关技术的发展
当今电子产品正向功能多元化,体积最小化,功耗最低化的方向发展。它与传统的电子产品在设计上的显著区别是大量使用大规模可编程逻辑器件，使产品的性能提高，体积缩小，功耗降低.同时广泛运用现代计算机技术，提高产品的自动化程度和竞争力，缩短研发周期。EDA技术正是为了适应现代电子技术的要求，吸收众多学科最新科技成果而形成的一门新技术。
美国ALTERA公司的可编程逻辑器件采用全新的结构和先进的技术，加上MaxplusII(或最新的QUARTUS)开发环境，更具有高性能，开发周期短等特点，十分方便进行电子产品的开发和设计。
EDA技术，技术以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译，逻辑化简，逻辑分割，逻辑映射，编程下载等工作。最终形成集成电子系统或专用集成芯片的一门新技术。
本设计利用Veriloghdl硬件描述语言结合可编程逻辑器件进行的，并通过数码管动态显示计时结果。数字钟可以由各种技术实现，如单片机等.利用可编程逻辑器件具有其他方式没有的特点，它具有易学，方便，新颖，有趣，直观，设计与实验项目成功率高，理论与实践结合紧密，体积小，容量大，I/O口丰富，易编程和加密等特点，并且它还具有开放的界面，丰富的设计库，模块化的工具以及LPM定制等优良性能，应用非常方便。因此，本设计采用可编程逻辑器件实现。
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/dzkxyjs/836.html
