vhdl频率计设计与实现
摘 要在电子设计领域，随着计算机技术，大规模、超大规模集成电路技术，EDA技术的发展和可编程器件的应用，传统的频率计数字电路设计方法、工具、器件已经远远落后于当代的技术发展。本课题目标：数字频率计，采用自上而下地设计方法。本文首先简单概述了EDA技术、在此基础上介绍了频率计测量原理；然后从而引出FPGA开发板来实现本设计功能；从FPGA开发板引出了VHDL硬件描述语言来编译该设计；由于VHDL不会无缘无辜地编译出来就能实现，引出了Quartus II软件的基本应用，其中包括了VHDL编译和软件与FPGA的连接桥梁；最后介绍数字频率计的系统设计，最后实现该设计，用数码管来显示本结果。
目 录
1 绪论 1
1.1 课题研究背景 1
1.2 EDA概述及应用 1
1.3 频率计的基本原理和基本方法 1
1.3.1 频率计要求 1
1.3.2 频率计基本原理 2
1.3.3 频率测量 4
2 工具简介 5
2.1 FPGA 简介 5
2.2 硬件描述语言VHDL简介 6
2.3 QUARTUS II 简介 6
3 频率计硬件设计 7
3.1 频率计总电路设计 7
3.2 频率计功能模块设计 7
3.2.1 电源电路设计 7
3.2.2 时钟电路设计 8
3.2.3 4 位拨码开关电路设计 8
3.2.4 4位 8 段共阳数码管电路设计 10
3.2.5 D/A转换电路设计 11
3.2.6 USBBLASTER 下载器电路设计 12
4 频率计软件设计 13
4.1 频率计系统模块构成 13
4.2 频率计具体模块设计 13
4.2.1 计数模块设计 13
4.2.2 控制模块设计 16
4.2.3 优化模块设计 18
4.2.4 显示模块设计 20
4.2.5 基准时间产生模块设计 23
5 调试
*好棒文|www.hbsrm.com +Q: 3_5_1_9_1_6_0_7_2
25
5.1 软件调试 25
5.2 系统调试 28
5.3 调试结果 29
结论 35
参考文献 36
致 谢 37
附录一：VHDL程序设计 38
附录二：频率计结构图 43
1 绪论
本章主要介绍了课题的研究背景，阐明了EDA是什么及其应用，频率测量的方法。
1.1 课题研究背景
频率计又叫频率计数器，频率信号易输出，抗干扰能力强，有着较高的测量精度，因此测频研究在电子测量领域有着重要的意义。数字频率计由于早期的技术缺陷，测量范围，测量精度，测量速度的有限，而且复杂的连接；随着复杂可编程逻辑器件的出现并被广泛的应用，以EDA平台来开发手段，使用硬件描述语言VHDL，使整个体系大大的简化，提高了性能和可靠性。
1.2 EDA概述及应用
在电子领域。FPGA器件的应用有着很高的声望。这些器件设计数字系统具有很高的灵活性。因为这些器件可以通过软件编程从而构建。这些东西改变了传统频率计设计的方法、设计的过程、以及设计的观念。
EDA技术就是以计算机为工具，软件根据语言VHDL完成了设计文件，然后自动地完成了逻辑编译和化简。再用相应的FPGA/CPLD器件，就能得到了最终的结果。就算目标的系统是硬件，但整个设计的过程就像设计软件一样的方便快捷、高效率。以前的设计方法是用自底而上的结构，设计者要先对体系结构分块，然后才能进行电路级设计。这样的设计使设计者无法预测下一阶段的问题故障，而且每个阶段都有可能出现问题，往往只有在系统调试的时候才能确定，难以通过局部电路的调整使整个系统达到一个给定的数据。EDA技术采用新的方法：自顶而下的编辑程序和并行工程的编辑方法。EDA技术支持高级汇编语言，高层次的综合的理论，可以进行仿真与结合。随着技术的发展，在各个电子领域设计工作中，EDA技术正以惊人的速度增长。
电子专家认为：微机时代已经结束，EDA时代已经开始。FPGA普及应用，为各行业的电子系统设备提供了技术和物质条件。
1.3 频率计的基本原理和基本方法
1.3.1 频率计要求
本设计要求是：测量范围是1HZ～1MHZ。
由于FPGA只能实现数字电路，因此输入信号由信号发生器产生。
1.3.2 频率计基本原理
计数法测频一般方法有两种 ：1 直接测频，2 通过测周期来测频率。直接频率测量的工作原理是基于频率的定义：如果在T秒信号重复n次，然后（适用于高频率的测量）
(11)
基于此原理的测量框图如图11：
图11 测频原理方框图
先从输入一个脉冲，然后内部根据时基信号通过门控来控制闸门从而实现了计数器的输出和显示。
测频时，晶振产生标准时间，控制的主门启动，然后计数器对脉冲进行计数，若计数值为N，则被测信号的频率为
(12)
误差分析：
因为 由误差合成公式有
(13)
上式中第一个组是量化误差，是因为测量信号与标准时间信号不相关所引发的。
如图12 测频误差的示意图，图中开启时间为T，被测信号的周期为Tx，开启时刻的到下一个脉冲的前言Δt1 , 关闭时刻到下一个脉冲的前沿Δt2 。
图12 测频误差示意图
由图 12
（14）
当，则；当，，则；当，，则。
因此其最大误差为个量化单位，然后最大的量化误差相对值为
（15）
由式15得出被测的频率越高 , 闸门所用的时间长 , 所引起的量化误差就小。
目 录
1 绪论 1
1.1 课题研究背景 1
1.2 EDA概述及应用 1
1.3 频率计的基本原理和基本方法 1
1.3.1 频率计要求 1
1.3.2 频率计基本原理 2
1.3.3 频率测量 4
2 工具简介 5
2.1 FPGA 简介 5
2.2 硬件描述语言VHDL简介 6
2.3 QUARTUS II 简介 6
3 频率计硬件设计 7
3.1 频率计总电路设计 7
3.2 频率计功能模块设计 7
3.2.1 电源电路设计 7
3.2.2 时钟电路设计 8
3.2.3 4 位拨码开关电路设计 8
3.2.4 4位 8 段共阳数码管电路设计 10
3.2.5 D/A转换电路设计 11
3.2.6 USBBLASTER 下载器电路设计 12
4 频率计软件设计 13
4.1 频率计系统模块构成 13
4.2 频率计具体模块设计 13
4.2.1 计数模块设计 13
4.2.2 控制模块设计 16
4.2.3 优化模块设计 18
4.2.4 显示模块设计 20
4.2.5 基准时间产生模块设计 23
5 调试
*好棒文|www.hbsrm.com +Q: 3_5_1_9_1_6_0_7_2
25
5.1 软件调试 25
5.2 系统调试 28
5.3 调试结果 29
结论 35
参考文献 36
致 谢 37
附录一：VHDL程序设计 38
附录二：频率计结构图 43
1 绪论
本章主要介绍了课题的研究背景，阐明了EDA是什么及其应用，频率测量的方法。
1.1 课题研究背景
频率计又叫频率计数器，频率信号易输出，抗干扰能力强，有着较高的测量精度，因此测频研究在电子测量领域有着重要的意义。数字频率计由于早期的技术缺陷，测量范围，测量精度，测量速度的有限，而且复杂的连接；随着复杂可编程逻辑器件的出现并被广泛的应用，以EDA平台来开发手段，使用硬件描述语言VHDL，使整个体系大大的简化，提高了性能和可靠性。
1.2 EDA概述及应用
在电子领域。FPGA器件的应用有着很高的声望。这些器件设计数字系统具有很高的灵活性。因为这些器件可以通过软件编程从而构建。这些东西改变了传统频率计设计的方法、设计的过程、以及设计的观念。
EDA技术就是以计算机为工具，软件根据语言VHDL完成了设计文件，然后自动地完成了逻辑编译和化简。再用相应的FPGA/CPLD器件，就能得到了最终的结果。就算目标的系统是硬件，但整个设计的过程就像设计软件一样的方便快捷、高效率。以前的设计方法是用自底而上的结构，设计者要先对体系结构分块，然后才能进行电路级设计。这样的设计使设计者无法预测下一阶段的问题故障，而且每个阶段都有可能出现问题，往往只有在系统调试的时候才能确定，难以通过局部电路的调整使整个系统达到一个给定的数据。EDA技术采用新的方法：自顶而下的编辑程序和并行工程的编辑方法。EDA技术支持高级汇编语言，高层次的综合的理论，可以进行仿真与结合。随着技术的发展，在各个电子领域设计工作中，EDA技术正以惊人的速度增长。
电子专家认为：微机时代已经结束，EDA时代已经开始。FPGA普及应用，为各行业的电子系统设备提供了技术和物质条件。
1.3 频率计的基本原理和基本方法
1.3.1 频率计要求
本设计要求是：测量范围是1HZ～1MHZ。
由于FPGA只能实现数字电路，因此输入信号由信号发生器产生。
1.3.2 频率计基本原理
计数法测频一般方法有两种 ：1 直接测频，2 通过测周期来测频率。直接频率测量的工作原理是基于频率的定义：如果在T秒信号重复n次，然后（适用于高频率的测量）
(11)
基于此原理的测量框图如图11：
图11 测频原理方框图
先从输入一个脉冲，然后内部根据时基信号通过门控来控制闸门从而实现了计数器的输出和显示。
测频时，晶振产生标准时间，控制的主门启动，然后计数器对脉冲进行计数，若计数值为N，则被测信号的频率为
(12)
误差分析：
因为 由误差合成公式有
(13)
上式中第一个组是量化误差，是因为测量信号与标准时间信号不相关所引发的。
如图12 测频误差的示意图，图中开启时间为T，被测信号的周期为Tx，开启时刻的到下一个脉冲的前言Δt1 , 关闭时刻到下一个脉冲的前沿Δt2 。
图12 测频误差示意图
由图 12
（14）
当，则；当，，则；当，，则。
因此其最大误差为个量化单位，然后最大的量化误差相对值为
（15）
由式15得出被测的频率越高 , 闸门所用的时间长 , 所引起的量化误差就小。
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/jxgc/zdh/3168.html
